Phòng thí nghiệm Fujitsu vừa tuyên bố triển khai công nghệ CMOS tiết kiệm năng lượng cho chip LSI thế hệ 32 nanomet và xa hơn. Công nghệ mới này cho phép sử dụng một bề mặt tinh thể silic đặc trưng, vốn trước đó không được áp dụng vào các chất nền silic do hiệu suất thấp thông thường của bề mặt trước đây, bằng cách cải thiện hiệu suất của nó.
Kết quả là, công nghệ này khiến cho có thể sử dụng các phương tiện chế tạo thế hệ mới 45 nm hiện tại để giảm điện thế năng lượng LSI mà không cần làm giảm tốc độ hoạt động, vì vậy kiềm chế được chi phí sản xuất và cắt giảm tiêu thụ năng lượng LSI trong suốt quá trình vận hành tới gần 20%. Các nhà khoa học dự đoán công nghệ này có thể được sử dụng trong nhiều lĩnh vực, ví dụ như các hệ LSI cho các linh kiện di động khác nhau cần được đa chức năng hoá và các bộ vi xử lý trong đó chạy với lõi đa xử lý.